Virtex-6 LXT FPGA 優(yōu)點
高性能邏輯和 DSP 功能
利用2倍于上一代面向流水線設(shè)計的 Virtex FPGA 的觸發(fā)器加強(qiáng)高速邏輯架構(gòu)
更高的 DSP48E1 slice 比，支持高性能 DSP
更高的 block RAM 比實現(xiàn)了數(shù)據(jù)緩沖，并且滿足 DSP 的要求
利用 6.6Gbps GTX 收發(fā)器實現(xiàn)低功耗串行連接功能
功耗降低了25%：在 6.6Gbps 下，功率低于 150mW（典型值）
單個 FPGA 內(nèi)的 GTX 收發(fā)器多達(dá)36個
高度靈活的時鐘控制技術(shù)實現(xiàn)了獨立 Rx 和 Tx 操作，能夠有效地將某些應(yīng)用的收發(fā)器數(shù)量加倍
保證符合常見標(biāo)準(zhǔn)的要求，如 10/40/100G 以太網(wǎng)、PCI Express、OC-48、XAUI、SRIO 和 HD-SDI
第二代集成式 PCI Express 模塊和第三代三態(tài)以太網(wǎng) MAC 模塊可以輕松實現(xiàn)常見接口
利用面向 Virtex-6 FPGA 的連接功能套件加快開發(fā)步伐
利用 1.4 Gbps SelectIO? 技術(shù)構(gòu)建高帶寬并行接口
DDR3 存儲器的內(nèi)置式支持
寫電平
動態(tài)時鐘反轉(zhuǎn)控制
低抖動性能通路時鐘控制