| 價(jià)值 | 優(yōu)勢(shì) |
|---|
| 可編程系統(tǒng)集成 | - 多達(dá) 4.4M 邏輯單元，采用 20nm 工藝，和第 2 代 3D IC
- 集成型 100G 以太網(wǎng) MAC 和 150G Interlaken 內(nèi)核
|
| 提升的系統(tǒng)性能 | - 高利用率使速度提升兩個(gè)等級(jí)
- 用于芯片對(duì)芯片、芯片對(duì)光纖和 28G 背板的 33G 收發(fā)器
- 功耗減半的 16G 背板收發(fā)器
- 2，400 Mb/s DDR4 可穩(wěn)定工作在不同 PVT 條件下
|
| BOM 成本削減 | - 成本降低達(dá) 50% – 是 Nx100G 系統(tǒng)每端口成本的?
- VCXO 與 fPLL (分頻鎖相環(huán)) 的集成可降低時(shí)鐘組件成本
- 中間檔速率等級(jí)芯片可支持 2，400 Mb/s DDR4
|
| 總功耗削減 | - 功耗比上一代降低 45%
- 通過(guò) 的類似于 ASIC 的時(shí)鐘實(shí)現(xiàn)精細(xì)粒度時(shí)鐘門控功能
- 增強(qiáng)型邏輯單元封裝減小動(dòng)態(tài)功耗
|
| 加速設(shè)計(jì)生產(chǎn)力 | - 與 Kintex UltraScale 器件引腳兼容，可擴(kuò)展性高
- 從 20nm 平面到 16nm FinFET 的無(wú)縫引腳遷移
- 與 Vivado 設(shè)計(jì)套件協(xié)同優(yōu)化，加快設(shè)計(jì)收斂
|