可能感興趣的商品

最近瀏覽過的商品

pic

XC6VLX240T

廠商：
Xilinx
類別：
Virtex-6
包裝：
-
封裝：
FFG784(29 x 29),FFG1156(35 x 35),FFG1759(42.5 x 42.5)
無鉛情況/ROHS：
無鉛
描述：
XC6VLX240T

我要詢價我要收藏

  • 參數(shù)
  • 描述
  • 文檔
參數(shù) 數(shù)值
供應(yīng)商設(shè)備封裝 FFG784(29 x 29),FFG1156(35 x 35),FFG1759(42.5 x 42.5)
LAB/CLB數(shù) 301440
RAM 位總計 14,976Kb
邏輯元件/單元數(shù) 241152
電源電壓 0.95 V ~ 1.05 V
工作溫度 -40°C ~ 100°C
安裝類型 表面貼裝
RoHS 無鉛 / 符合限制有害物質(zhì)指令(RoHS)規(guī)范要求
標(biāo)準(zhǔn)包裝 1
家庭 嵌入式 - FPGA（現(xiàn)場可編程門陣列）
容差 集成電路 (IC)

Virtex-6 LXT FPGA 優(yōu)點


高性能邏輯和 DSP 功能


利用2倍于上一代面向流水線設(shè)計的 Virtex FPGA 的觸發(fā)器加強高速邏輯架構(gòu)
更高的 DSP48E1 slice 比，支持高性能 DSP
更高的 block RAM 比實現(xiàn)了數(shù)據(jù)緩沖，并且滿足 DSP 的要求

利用 6.6Gbps GTX 收發(fā)器實現(xiàn)低功耗串行連接功能


功耗降低了25%：在 6.6Gbps 下，功率低于 150mW（典型值）
單個 FPGA 內(nèi)的 GTX 收發(fā)器多達(dá)36個
高度靈活的時鐘控制技術(shù)實現(xiàn)了獨立 Rx 和 Tx 操作，能夠有效地將某些應(yīng)用的收發(fā)器數(shù)量加倍
保證符合常見標(biāo)準(zhǔn)的要求，如 10/40/100G 以太網(wǎng)、PCI Express、OC-48、XAUI、SRIO 和 HD-SDI
第二代集成式 PCI Express 模塊和第三代三態(tài)以太網(wǎng) MAC 模塊可以輕松實現(xiàn)常見接口
利用面向 Virtex-6 FPGA 的連接功能套件加快開發(fā)步伐

利用 1.4 Gbps SelectIO? 技術(shù)構(gòu)建高帶寬并行接口


DDR3 存儲器的內(nèi)置式支持
    寫電平
    動態(tài)時鐘反轉(zhuǎn)控制
    低抖動性能通路時鐘控制

請選擇文檔類型：
Vivado Design Suite
文檔名稱 文檔類型 軟件 描述
ISE Design Suite
文檔名稱 文檔類型 軟件 描述